Новая архитектура процессоров AMD: подробности

До сих пор не было ясно, каким же будет ответ AMD на выход процессоров Conroe, и только сейчас идея обрела строгие очертания. Сегодня компания AMD, наконец, обнародовала свои планы по разработки новой архитектуры для своих процессоров. Пресс-релиз компании преподносит нам следующие данные:

• следующее поколение микроархитектуры AMD для серверов, рабочих станций и настольных систем дебютирует в середине 2007 года;
• для серверов, рабочих станций и производительных настольных компьютеров на основе новой микроархитектуры будут выпущены четырехъядерные микропроцессоры, а для массового сектора двухъядерные решения;
• все новые продукты будут выпускаться на SOI-подложках с применением 65 нм технологических норм;
• микроархитектурные улучшения позволят динамически управлять рабочей частотой каждого из ядер в многоядерном микропроцессоре, реагируя на текущую загрузку процессора и оптимизируя тем самым его энергопотребление;
• как результат, продвигаемая компанией концепция оценки микропроцессорных решений в виде соотношения "производительность на Ватт" получит свое дальнейшее развитие: для серверных линеек AMD Opteron в 2007 году обещан 60 % прирост эффективности по этому "параметру", а в 2008 году — 150 % прирост;
• в мобильных процессорах компании новая микроархитектура воплотится чуть позже — во второй половине 2007 года и будет она реализована в виде двухъядерных продуктов;
• ключевой особенностью будущих мобильных решений AMD станет возможность динамического управления питанием одного или обоих ядер процессора вплоть до полного их отключения;
• пропускная способность шины HyperTransport (в версии 3.0, конечно же) тоже будет регулироваться в зависимости от выполняемых на каждый момент времени мобильным микропроцессором задач.

Слайды, которые опубликовал PC Watch, дополняют информацию о нюансах новой архитектуры, которую, кстати, официальные представители компании AMD настоятельно просят не называть K8L:

• начнем с того, что новая микроархитектура обещает быть модульной — модуль ядра, модуль кэш-памяти, модуль внешнего интерфейса и так далее, собирать из готовых «кубиков» можно широкий спектр процессоров со своим набором характеристик и возможностей;
• усовершенствуются механизмы выборки команд и предсказания ветвлений, как и усилен будет блок вычислений с плавающей точкой;
• шина HyperTransport перейдет на третью версию спецификаций;
• к 2008 году контроллер памяти микропроцессоров компании сможет поддерживать память DDR 3 (компания Intel, к слову, планирует выпустить DDR 3-совместимую платформу осенью 2007);
• в схеме организации кэш-памяти микроядер новой архитектуры также планируются изменения: кэш первого уровня будет уменьшен с 64 + 64 КБ (данные + инструкции) до 32 + 32 КБ. Кэш-память второго уровня будет адресоваться каждая своему ядру и равняться 512 КБ. Кэш третьего уровня будет общим для всех ядер одного микропроцессора и не менее 2 МБ объема, который в дальнейшем планируется наращивать;
• будущие серверные процессоры AMD Opteron обретут поддержку четырех динамически перестраивающихся 16-битных канала HyperTransport 3.0 (на один канал и на одну «спецификацию» больше, чем сегодня);
• на основе новых AMD Opteron смогут создаваться системы с восьмью процессорами (32 вычислительных ядра), связь между которыми и с системной памятью будут организовывать четыре 16-битных канала HyperTransport 3.0 сконфигурированные для этого в восемь 8-биных каналов;
• поддержку полностью буферизированной памяти FB — DIMM в планах AMD найти не удалось.

добавить в